ID del artículo: 000086426 Tipo de contenido: Resolución de problemas Última revisión: 09/02/2023

error verilog hdl o vhdl: error en la decodificación de data_block

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la Intel® Quartus® Software Prime Pro Edition versión 18.1 y anteriores, es posible que vea este mensaje de error en la etapa de síntesis al migrar una PI.

Resolución

Para solucionar este problema, regenerar la PI afectada manualmente en la Diseñador de plataformas.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.