ID del artículo: 000086415 Tipo de contenido: Mensajes de error Última revisión: 07/05/2025

Error (suprimible): (vsim-3058) El ancho (83) del puerto 'av_st_din_data' de Verilog no coincide con la longitud de la matriz (48) de su conexión VHDL

Entorno

    Intel® Quartus® Prime Pro Edition
    Salida de video sincronizado II (listo para 4K) FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 17.0 y anteriores del software Quartus® Prime, es posible que vea el error mencionado anteriormente al ejecutar el modelo de simulación basado en VHDL VHDL para el núcleo de IP de salida de video de reloj II.

Resolución

Este problema no tiene solución alternativa; el usuario debe instalar el software Quartus® Prime Pro Edition versión 20.2 para resolverlo.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.