ID del artículo: 000086356 Tipo de contenido: Resolución de problemas Última revisión: 18/08/2023

¿Por qué la configuración de FPGA falla de Linux/U-Boot y hace que el HPS se bloquee en Intel® Stratix® dispositivos SX 10 cuando utilizo los flujos de bits de fase 1 y fase 2 con RSU habilitado que se generan a partir de diferentes version...

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces de memoria externa FPGA IP Intel® Stratix® 20
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

¿Por qué falla la configuración de FPGA de Linux/U-Boot y hace que el HPS se bloquee en Intel® Stratix® dispositivos de 10 SX cuando utilizo los flujos de bits de fase 1 y fase 2 con RSU habilitado que se generan a partir de diferentes versiones del software Intel® Quartus® Prime Pro Edition?

La mezcla de los flujos de bits de fase 1 y fase 2 que se generan a partir de diferentes versiones del software Intel® Quartus® Prime Pro Edition es un caso de uso no compatible.

Resolución

Este problema se solucionó a partir de la versión 20.4 del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

Intel® Stratix®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.