ID del artículo: 000086348 Tipo de contenido: Mensajes de error Última revisión: 25/11/2024

ADVERTENCIA: **.vcd(**): Declaración de $scope/$upscope desequilibrada o falta

Entorno

    Intel® Quartus® Prime Pro Edition
    Analizador lógico de tomas de señal FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 17.1 del analizador de lógica Signal Tap, puede ver esta advertencia al convertir el archivo de volcado de cambio de valor (VCD) en un archivo de formato de registro de onda (WLF).

La conversión se realizará correctamente, pero el bus incluido en el archivo WLF no muestra el valor correcto. Solo puede ver el bus como en bits individuales.

Resolución

Solo puede ver el bus como en bits individuales en el archivo WLF.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.