ID del artículo: 000086072 Tipo de contenido: Resolución de problemas Última revisión: 07/03/2023

¿Por qué mi PI de eSRAM Intel Agilex® 7 FPGA no cumple con la especificación de desempeño máximo?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Intel Quartus® Prime Pro Edition versión 19.3 y posteriores, es posible que la PI de eSRAM Intel Agilex® 7 FPGA no cumpla con la especificación de desempeño máximo debido a una infracción de retención.

Resolución

Para evitar este problema, modifique el archivo de diseño añadiendo " (* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) " a la instancia de IP de eSRAM.

Por ejemplo:

(* altera_attribute = "-name HYPER_REGISTER_DELAY_CHAIN 100"*) esram_inst esram(
.esram0_ram_input_clk (clk_500),
......

Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.2 del software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.