ID del artículo: 000085875 Tipo de contenido: Resolución de problemas Última revisión: 06/06/2023

¿Por qué la simulación de mi Intel® FPGA IP de RAM de doble puerto tiene un comportamiento incorrecto de lectura durante la escritura?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Intel® Quartus® Prime Pro Edition, es posible que vea un comportamiento incorrecto de datos antiguos para operaciones de lectura durante la escritura cuando se esperan nuevos datos.

Este problema solo afecta el comportamiento de simulación de la Intel® FPGA IP de RAM de doble puerto con la siguiente configuración para Intel® Stratix® 10 dispositivos y dispositivos Intel Agilex®:

  • El tipo de bloque de RAM es MLAB
  • La dirección de lectura no está autorizada
Resolución

Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

Mostrar todo

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.