ID del artículo: 000085277 Tipo de contenido: Información y documentación sobre productos Última revisión: 08/08/2023

¿Cómo puedo habilitar HPS User Clock 2 en la versión 14.1 del software Intel® Quartus® II?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 14.1 del software Intel® Quartus® II, HPS User Clock 2 no se puede habilitar desde HPS Megawizard en Qsys.

    Resolución

    Para evitar este problema en la versión de software Intel® Quartus® II 14.1, siga los pasos siguientes:

    Para habilitar HPS User Clock 2

    1. Guarde el proyecto de Qsys y salga de Qsys
    2. Abra el archivo .qsys que contiene la instancia de HPS en un editor de texto <nombre del proyecto>.qsys
    3. Busque el parámetro S2FCLK_USER2CLK_Enable y establézcalo en verdadero
      <parameter name="S2FCLK_USER2CLK_Enable" value="true" />
    4. Guarde el archivo .qsys
    5. Abra el proyecto en Qsys y genere el sistema

    Nota: Es posible que sea necesario repetir los pasos anteriores si los parámetros HPS se editan en Qsys.

    Para establecer la frecuencia del reloj de usuario HPS 2

    La frecuencia del reloj de usuario HPS 2 se debe configurar manualmente, siguiendo el flujo de reloj personalizado del precargador como se usa para el software Quartus II 13.1 y versiones anteriores. Este flujo actualiza el software/<bsp name>/generated/pll_config.h del archivo de transferencia de BSP generado

    Consulte la siguiente página de Rocketboards para obtener más información: http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131

    Luego, se debe agregar una restricción de reloj como la siguiente a cualquier archivo .sdc. Asegúrese de que el archivo .sdc debe obtenerse después del archivo .qip.

    create_clock -period <HPS User Clock 2 period> [get_pins -compatibility_mode *|fpga_interfaces|clocks_resets|h2f_user2_clk]

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA de sistema integrado en chip Cyclone® V ST

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.