ID del artículo: 000084984 Tipo de contenido: Resolución de problemas Última revisión: 27/07/2023

Dirección de puerto incorrecta para la orientación de SerialLite II IP Core Arria® dispositivos V, Cyclone® V y Stratix® V

Entorno

    Intel® Quartus® Prime Standard Edition
    SerialLite II v18.1
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

El núcleo IP de SerialLite II establece incorrectamente la dirección del puerto err_rr_8berrdet como puerto de salida. Este problema afecta a dispositivos Arria® V, Cyclone® V y Stratix® V.

Resolución

Para evitar este problema, cambie la dirección del puerto de err_rr_8berrdet a la entrada y conecte el puerto al puerto de salida rx_errdetect del transceptor PHY personalizado.

Este problema se ha solucionado en la versión 18.1 del núcleo IP de SerialLite II.

Productos relacionados

Este artículo se aplica a 8 productos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA de SoC y FPGA Cyclone® V
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.