ID del artículo: 000084661 Tipo de contenido: Resolución de problemas Última revisión: 21/08/2023

¿Por qué mi modelo funcional de bus PCI Express (BFM) de terceros marca un símbolo no válido después del token de fin de flujo de datos (EDS)?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La IP dura Arria® V GZ y Stratix® V para PCI Express® puede hacer que los BFM de terceros marquen símbolos no válidos después del EDS por el siguiente motivo:

Cuando la IP física de PCI Express entra en restablecimiento en caliente, Link Training Status State Machine (LTSSM) pasa primero por los estados de recuperación. Cuando está en recuperación. Inactivo, inicia un flujo de datos; antes de entrar al estado de restablecimiento en caliente, la IP envía EDS para finalizar el flujo de datos.

Según la especificación PCI Express, la IP dura debería enviar EIEOS después de EDS, pero no lo hace. La IP dura sigue a EDS con un TS1 con el bit de reinicio en caliente establecido.

Este problema se puede ver en la simulación. No se ha observado ningún impacto en las pruebas de hardware reales.

Resolución

Ignore el error de su BFM de terceros.

Productos relacionados

Este artículo se aplica a 5 productos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GZ

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.