ID del artículo: 000084638 Tipo de contenido: Resolución de problemas Última revisión: 25/07/2023

En la simulación del controlador de reconfiguración Stratix® V, ¿por qué todos mis registros de calibración ATX leen "DEADBEEF"?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Transceptor L-Tile H-Tile ATX PLL Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

No se admite la simulación de los registros de calibración PLL ATX del transceptor en dispositivos Stratix® V GX. Sin embargo, los procesos de calibración son totalmente funcionales en silicio.

Resolución

No debe intentar acceder a estos registros en simulación.

Productos relacionados

Este artículo se aplica a 4 productos

FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V
FPGA Stratix® V GS

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.