ID del artículo: 000084603 Tipo de contenido: Resolución de problemas Última revisión: 21/08/2023

¿Por qué el software Quartus® II no puede fusionar automáticamente las interfaces de transceptor Avalon mapeadas en memoria de un PLL CDR/CMU y un canal solo TX, de un dispositivo Intel® Arria® 10?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El software Quartus® II no es compatible con la combinación automática de interfaz de mapeo de memoria Avalon® transceptor en dispositivos Intel® Arria® 10. Puede encontrar errores de ajuste si su diseño contiene un PLL CDR/CMU y un canal solo TX, que se pueden combinar y colocar en un canal de transceptor. De forma predeterminada, un PLL CDR/CMU y un canal solo TX se asignan a dos canales de transceptor diferentes.

Resolución

Para evitar este problema, agregue la siguiente asignación al archivo de configuración de Quartus® II (.qsf):

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to "TX_Serial_Pin_Name"
set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " <CDR/CMU PLL variation name>|altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -to " <CDR/CMU PLL variation name>|*"

Productos relacionados

Este artículo se aplica a 3 productos

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA de sistema integrado en chip Intel® Arria® 10 SX

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.