ID del artículo: 000084445 Tipo de contenido: Instalación y configuración Última revisión: 09/05/2023

¿Cómo se regenera la Intel FPGA IP Stratix® V para PCIe?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Hard IP Arria® V para PCI Express* FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 13.1 y anteriores del software Quartus® II, es posible que aparezca el siguiente error al regenerar la PI para PCIe si ha abierto el editor de parámetros de PI sin que se abra un proyecto Stratix® V FPGA.

Error: Error en la generación del modelo de simulación: <installation path>/sopc_builder/bin/ip-make-simscript --spd=<project path>/<>.spd --output-directory=<project path>/<install name>_sim

Resolución

Para solucionar este problema, abra o cree un proyecto Stratix V FPGA antes de iniciar el editor de parámetros de PI.

Este problema se corrigió en la versión 13.1 del software Quartus II.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Stratix® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.