ID del artículo: 000084329 Tipo de contenido: Resolución de problemas Última revisión: 17/04/2023

¿Existe algún problema conocido con la herramienta de estimación de energía inicial (EPE) para los dispositivos Stratix® V, Arria® V y Cyclone® V al estimar la potencia fuera del chip para E/S LVDS emulados?

Entorno

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Sí, existe un problema conocido con las versiones 12.1 y anteriores de la herramienta Early Power Estimator (EPE) para los dispositivos Stratix® V, Arria® V y Cyclone® V, en los que no se calcula la potencia fuera del chip (que se disipa en la red de resistencia externa) de pines de E/S LVDS emulados.

Resolución

Este error se corrigió en la versión 13.0 del EPE.

Productos relacionados

Este artículo se aplica a 16 productos

Acex® 1K
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.