ID del artículo: 000084305 Tipo de contenido: Resolución de problemas Última revisión: 21/08/2023

¿Por qué los valores de FS (Full Swing) y LF (Low Frequency) son cero cuando se simula un núcleo PCIe Hard IP para Gen3?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • Simulación
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Existe un problema con los modelos de simulación de PI física de PCIe® cuando se dirigen a las familias de dispositivos Stratix® V y Arria® V GZ, donde los valores para FS y LF son cero para Gen3. Ciertos modelos funcionales de bus (BFM) pueden notificar un error de que FS y LF tienen valores que infringen la especificación PCIe.

    Resolución

    Este problema se solucionó a partir de la versión 14.0 del software Intel® Quartus® Prime Standard Edition.

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.