ID del artículo: 000084196 Tipo de contenido: Resolución de problemas Última revisión: 04/08/2023

¿Se puede utilizar una sola salida fPLL como reloj de referencia del transceptor y también como lógica de unidad dentro de la estructura en dispositivos Stratix® V GX, Arria® V GX y Arria® V GZ?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

No, no se puede utilizar una sola salida fPLL como fuente de reloj de referencia del transceptor y también como lógica de unidad dentro de la estructura en dispositivos Stratix® V GX, Arria® V GX y Arria® V GZ.

Resolución

Para usar el mismo fPLL para controlar la lógica en el tejido FPGA, puede habilitar otra salida fPLL para controlar la lógica FPGA.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA de SoC y FPGA Arria® V
FPGA Stratix® V

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.