ID del artículo: 000084127 Tipo de contenido: Resolución de problemas Última revisión: 17/03/2023

¿La reconfiguración del divisor posterior a escala del VCO es compatible con el software Quartus® II?

Entorno

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La reconfiguración del divisor posterior a escala del VCO solo es compatible con las versiones de software Quartus® II 13.0 y posteriores mediante el PLL_RECONFIG Intel® FPGA IP.

 

Resolución

La compensación de dirección para el registro que controla esta configuración es 011100. La escritura de una "0" establece un valor de división de VCO de 1. La escritura de una "1" establece un valor de división de VCO de 2.

Productos relacionados

Este artículo se aplica a 15 productos

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.