ID del artículo: 000084040 Tipo de contenido: Resolución de problemas Última revisión: 17/05/2023

Habilitar la opción de velocidad de voladilla lenta para EMIF Addr/Cmd y CK

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Cuando se utiliza la PI de interfaz de memoria externa (EMIF) Intel® Arria® 10 FPGA para implementar una interfaz de memoria DDR3 o DDR4 con topología fly-by, dependiendo de la topología de la placa, es posible que vea la integridad de señal subconfiadora para las señales de dirección y comandos debido a las sobrecargas de señal y las subbampanciones. Es posible que pueda mejorar la integridad de la señal mediante la configuración de la dirección afectada y los pines de comando para utilizar una velocidad de respuesta lenta. De forma predeterminada, la PI de EMIF y el software Quartus® II eligen una velocidad de salida rápida para los búferes de E/S.

En una versión futura de la PI, podrá especificar la velocidad de slew directamente de la GUI de generación de EMIF. Esta opción no está disponible en las versiones de software de Quartus 14.1 y 14.1a10s. Sin embargo, todavía puede implementar una velocidad de aceleración lenta añadiendo asignaciones manualmente, ya sea a través del editor de asignación o editando directamente el archivo . QSF.

Resolución

Siga estos pasos para especificar la velocidad de dirección lenta de un pin de nivel superior con el nombre PIN_NAME:

  1. Vuelva a generar la PI después de cambiar la configuración de OCT de dirección/comando a la terminación UNCALIBRATED en la GUI de IP de EMIF.
  2. Establezca set_instance_assignment -name SLEW_RATE 0 -a PIN_NAME.
    (Debe repetir esta asignación para todas las direcciones y los pines de comando afectados).)
  3. La velocidad de salida lenta solo se admite cuando un búfer de salida no utiliza terminación en el chip (OCT), ya sea calibrada o no calibrada. Si la dirección y los pines de comando utilizan OCT, debe deshabilitar la terminación de salida para utilizar la velocidad de respuesta lenta.
    Puede hacerlo a través del OUTPUT_TERMINATION y la asignación CURRENT_STRENGTH_NEW . Por ejemplo:


set_instance_assignment -name OUTPUT_TERMINATION OFF -to PIN_NAME
set_instance_assignment -name CURRENT_STRENGTH_NEW desired_current_strength -to PIN_NAME (Si agrega esta asignación al Editor de asignación, luego utilice la configuración de CURRENT_STRENGTH, Quartus agregará automáticamente la CURRENT_STRENGTH_NEW en el archivo QSF).

donde desired_current_strength es el valor de la intensidad actual del pin, por ejemplo, "8 mA".

  1. Ciertos estándares de E/S (por ejemplo, SSTL-12, SSTL-15) no admiten la desactivación de la terminación de salida. Para utilizar una velocidad de salida lenta, también debe sobrescribir el estándar de E/S a uno que admita salida de corriente fija. Por ejemplo, para DDR4 de 1,2 V, utilice la siguiente asignación:

set_instance_assignment -name IO_STANDARD "1.2-V" -a PIN_NAME

y para DDR3 de 1,5 V, utilice la siguiente asignación:

set_instance_assignment -name IO_STANDARD "1.5-V" - a pin_name

Productos relacionados

Este artículo se aplica a 3 productos

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA de sistema integrado en chip Intel® Arria® 10 SX

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.