Descripción
Podría recibir el siguiente mensaje de error al utilizar el bloque de compilador de señal para compilar el diseño de Intel® FPGA IP FFT con Intel® MAX® 10 dispositivos en el software DSP Builder for Intel FPGAs:
ERROR: Asignación ilegal: enable_eram_preload. Especificar el nombre de una asignación legal.
Resolución
Para solucionar este problema, siga estos pasos:
- Abra la ficha \'Advanced\' del compilador de señal.
- Haga clic en \'Analyze'. En esta etapa se analiza el diseño DSP Builder for Intel FPGAs Standard Blockset y se crea el proyecto Quartus® II. Haga caso omiso del error informado en este momento.
- Edite el archivo .qsf que se encuentra en _dspbuilder directorio que se ha creado al mismo nivel donde se encuentra el archivo de modelo.
- Cambie MAX 10 FPGA a solo MAX 10.
- Agregue set_global_assignment -name INTERNAL_FLASH_UPDATE_MODE "SINGLE COMP IMAGE WITH ERAM".
- Regrese al compilador de señales y ejecute los pasos \'Synthesis\' y \'Fitter'' para completar la compilación del software Quartus®.
Este problema se corrigió en la versión 15.0 del software Quartus II.