ID del artículo: 000083613 Tipo de contenido: Resolución de problemas Última revisión: 03/08/2023

¿Son válidas las violaciones de sincronización en la interfaz de unión de mi diseño del controlador de memoria dura enlazada DDR3 de Cyclone® V o Arria® V?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Al vincular dos controladores de memoria dura DDR3 en Cyclone® V o Arria® V, puede experimentar violaciones de sincronización en la interfaz de enlace. Estas violaciones son válidas.

Resolución

La solución consiste en insertar registros de tubería para las señales de unión.

Productos relacionados

Este artículo se aplica a 10 productos

FPGA de sistema integrado en chip Cyclone® V SE
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.