El circuito de desplazamiento de fase DQS utiliza una DLL para controlar dinámicamente el retardo de reloj requerido por los pines DQS/CQ/CQn/QK#.
A su vez, la DLL utiliza una referencia de frecuencia para generar dinámicamente señales de control para las cadenas de retardo en cada pin DQS/CQ/CQn/QK#, lo que le permite compensar las variaciones de proceso, voltaje y temperatura (PVT).
El circuito de desplazamiento de fase DQS todavía se puede utilizar para garantizar un desplazamiento de fase eficaz para interfaces de memoria que funcionan por debajo de la frecuencia de entrada DLL mínima de 200 MHz.
Siga estas pautas:
1) Para una frecuencia de interfaz entre 100MHz - 199MHz, la frecuencia del reloj que alimenta la DLL debe duplicarse para lograr un cambio de fase efectivo de 45 °
2) Para una frecuencia de interfaz entre 50MHz - 99MHz, la frecuencia del reloj que alimenta la DLL debe multiplicarse por cuatro para lograr un cambio de fase efectivo de 22.5 °.
Para maximizar el cambio de fase efectivo, otra solución consiste en utilizar la frecuencia más cercana por encima de la frecuencia de entrada de DLL mínima para controlar la DLL.
Debería ver los siguientes resultados:
1) Para una frecuencia de interfaz entre 100MHz - 199MHz, obtendrá un cambio de fase más cercano a 90 ° o por encima de 45 °.
2) Para una frecuencia de interfaz entre 50MHz - 99MHz, obtendrá un cambio de fase más cercano a 45 ° o por encima de 22.5 °.
A efectos del análisis de la sincronización, los parámetros de DQS_PHASE_SHIFT en la PI de ALTDQ_DQS2 deben establecerse en el valor efectivo real de cambio de fase.
Por ejemplo, si el parámetro ALTDQ_DQS2 IP DQS_PHASE_SETTING = 2 (configuración predeterminada de 90°), la frecuencia de memoria de la interfaz es de 178 MHz y la DLL funciona a 205 MHz, entonces 90 grados de 205 MHz (1,22 ns) se traduce en 78,14 grados de 178 MHz.
Luego, establezca DQS_PHASE_SHIFT = 7814 y verifique el número en TimeQuest.
Agregue la siguiente asignación al archivo .qsf:
set_global_assignment -name USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ACTIVADO
Esto es aplicable cuando se apunta a Arria® V o Cyclone® V en la versión 13.0SP1 DP5 del software Quartus II o más reciente y cuando se apunta a Stratix V o Arria V GZ en Quartus® II versión 13.1 o más reciente.
El análisis de sincronización no será preciso sin esta asignación global en el archivo .qsf.