ID del artículo: 000083308 Tipo de contenido: Resolución de problemas Última revisión: 04/08/2023

Regla C101: El reloj cerrado debe implementarse de acuerdo con el esquema estándar Altera

Entorno

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea la siguiente advertencia al ejecutar la herramienta Design Assistant en el software Quartus® II en su diseño HPS compilado.

Regla C101: El reloj cerrado debe implementarse de acuerdo con el esquema estándar Altera; <jerarquía>:altdq_dqs2_inst|dqsbusout

Resolución

Esta advertencia es posible y se puede ignorar sin problemas.

Productos relacionados

Este artículo se aplica a 6 productos

FPGA Arria® V GT
FPGA de sistema integrado en chip Cyclone® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SE
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.