ID del artículo: 000083248 Tipo de contenido: Mensajes de error Última revisión: 07/08/2023

Error (180000): PLL fraccionario intenta compensar varios árboles de reloj LVDS, pero solo puede compensar un árbol de reloj LVDS (1 ubicación afectada)

Entorno

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Verá este mensaje de error cuando intente utilizar un PLL de banco lateral para controlar los relojes ALTLVDS en los bancos superiores o inferiores en familias de dispositivos que solo admiten el SERDES sincrónico de origen en los bancos superior e inferior.

Para impulsar canales SERDES sincrónicos de fuente de banco superior o inferior, debe utilizar un PLL en el mismo borde del dispositivo que los pines de E/S LVDS.

Resolución

Este es un no-fit válido. El diseño falló en la propagación de restricciones donde el usuario restringe pll fraccional a FRACTIONALPLL_X0_Y46_N0 porque esta ubicación no impulsa LVDS.
El árbol del reloj LVDS generalmente se extiende a través de los bordes superior e inferior.

Productos relacionados

Este artículo se aplica a 15 productos

FPGA Stratix® V E
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.