Problema crítico
Descripción
Cuando se utiliza la Intel FPGA IP phy Intel® Stratix® 10 10GBASE-KR, mac Intel® Stratix® 10 FPGA IP de Ethernet de 10 G de baja latencia, la PI de Ethernet de Intel® Stratix® 10 de baja latencia de 40 Gbps o el transceptor L-Tile/H-Tile Native PHY Intel Stratix 10 FPGA en los modos 10G o 40G KR, el hard PCS se puede llevar a la contundencia al enviar un patrón PRBS si se produce un reinicio de la versión en forma de un nuevo idioma durante la reconfiguración al modo de datos.
Resolución
Para solucionar este problema, utilice la reconfiguración de Negociaciones automáticas (AN) o Entrenamiento de enlaces (LT) para borrar este estado.
Este problema se resolverá en una versión futura del software Intel® Quartus® Prime.