ID del artículo: 000083090 Tipo de contenido: Resolución de problemas Última revisión: 17/01/2023

¿Por qué veo una conspicencia de tiempo de espera en el núcleo de Ethernet Intel® FPGA IP de baja latencia 40G cuando está habilitado KR4?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet FPGA IP Intel® de 40 G de baja latencia para Arria® 10 y Stratix®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema con el núcleo de Intel® FPGA IP Ethernet de 40 G de baja latencia en Intel® Stratix® 10 FPGA, es posible que vea un resumen menor del tiempo de espera cuando está habilitada la función KR4.

    Resolución

    Un posible trabajo temporal alrededor de este problema de sincronización es ejecutar barridos de semillas para que se encuentren mejores resultados de temporización.

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.