ID del artículo: 000082884 Tipo de contenido: Resolución de problemas Última revisión: 03/08/2023

¿Por qué veo advertencias R105 en las rutas de restablecimiento de DDR3 cuando uso la herramienta Design Assistant?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Restablecer
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La herramienta Design Assistant generará advertencias R105 si detecta una señal de restablecimiento generada en un dominio de reloj y utilizada en otro. Esto advierte al usuario de un posible problema de metaestabilidad si la señal no se sincroniza correctamente.

Resolución

Todas las señales de entrada de restablecimiento al controlador DDR3 basado en UniPHY se sincronizan con los respectivos dominios de reloj. Puede ignorar sin problemas cualquier advertencia de restablecimiento que se aplique a la lógica dentro del controlador DDR3. Las rutas son señales de restablecimiento asíncronas que van a un sincronizador de restablecimiento o señales asíncronas que se sincronizan cuidadosamente para evitar problemas de metaestabilidad.

Productos relacionados

Este artículo se aplica a 19 productos

FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V E
Dispositivos ASIC GX IV HardCopy™
FPGA Stratix® IV E
FPGA de sistema integrado en chip Cyclone® V SE
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Cyclone® V E

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.