Debido a un problema con la PI de LDPC FPGA en la Stratix® 10 del software Quartus® Prime Pro Edition versión 17.1, puede observar el error anterior al compilar el ejemplo de diseño de simulación generado por la IP configurada con WiMedia 1.5 estándar y modo codificador en Modelsim.
Para evitar este problema, comente las líneas siguientes en el archivo msim_setup.tcl:
1. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_pkg.sv" -trabajo
2. eval vlog -sv $USER_DEFINED_VERILOG_COMPILE_OPTIONS $USER_DEFINED_COMPILE_OPTIONS "$QSYS_SIMDIR/.. /src/altera_ldpc_wimedia_enc.sv" -trabajo