ID del artículo: 000082655 Tipo de contenido: Información y documentación sobre productos Última revisión: 16/03/2023

¿Cómo puedo restablecer los bits de la función ALTLVDS_RX mega en Arria® dispositivos V y Cyclone® V?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • Avalon ALTPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El rx_cda_reset puerto de entrada del ALTLVDS_RX no es compatible con los dispositivos Arria® V GX, GT, SX y ST, ni en los dispositivos Cyclone® V que comienzan con la versión 12.1 del software Quartus® II.  El bitsfolio, también conocido como alineación de datos, se establece en la posición de latencia cero (reinicio) mediante la afirmación de pll_areset.

    Tenga en cuenta que el modelo de simulación RTL no restablece los bits cuando se afirma pll_areset.  Este es un problema solo con el modelo de simulación RTL.  El modelo de simulación de RTL está programado para ser fijo en una versión futura del software Quartus II.

     

     

    Resolución

    La latencia de bits en bits se establecerá en la posición cero cuando se afirme pll_areset en la simulación a nivel de puerta y en el hardware.

    Productos relacionados

    Este artículo se aplica a 10 productos

    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA SoC Arria® V SX
    FPGA Arria® V GT
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Cyclone® V E
    FPGA de sistema integrado en chip Cyclone® V SE

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.