Problema crítico
Cuando el Arria® 10 PCIe* Hard IP está configurado como un puerto raíz, si envía una solicitud de lectura de memoria al endpoint y el endpoint devuelve un paquete de finalización con formato incorrecto, es posible que el puerto raíz no actualice el registro AER y lo descarte silenciosamente.
Se ha confirmado que este problema es un error de silicio.
Para evitar este problema, la aplicación de usuario debe ser consciente de esta limitación e implementar un temporizador para las TLP no publicadas enviadas mientras espera los paquetes de finalización. La lógica de usuario debe verificar que el valor del campo de longitud coincida con la longitud real del paquete para los paquetes de finalización enviados por los puntos finales.
Este problema no está programado para ser solucionado en una versión futura del software Intel® Quartus® Prime.