ID del artículo: 000082430 Tipo de contenido: Mensajes de error Última revisión: 03/08/2023

Error interno: Subsistema: ASMGX, Archivo: /quartus/comp/asmgx/asmgx_arriav.cpp, Línea: 575 Configuración ilegal: (lado, triplete, canal) = (1,1,1): (iqtxrxclk_a_sel, iqtxrxclk_b_sel) =(4,1)

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Quartus® II, es posible que vea este error al compilar un diseño Arria® V utilizando transceptores. Este es el resultado de la congestión del enrutamiento del reloj TX o RX.

Resolución

Para evitar este problema, intente utilizar los puertos txclkout y rxclkout desde un canal diferente para aliviar la congestión.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Arria® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.