ID del artículo: 000082380 Tipo de contenido: Resolución de problemas Última revisión: 01/02/2023

Cuando se utiliza la Hard IP Intel® Arria® 10 PCI* Express, ¿por qué no se pueden escribir vectores asignados de datos de mensajes (0x05c) en la estructura de capacidad de MSI cuando se establece La habilitación de varios mensajes?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Arria® 10 Cyclone® 10 Intel® para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    En Intel® Arria® 10 FPGAs, los datos de vector asignados a los datos de PCIe* no se pueden escribir cuando se establece habilitar varios mensajes.

    Por ejemplo, cuando habilitar varios mensajes se establece en 3'b010 y 32'hFFFFFFFF está escrito en el campo de datos de mensaje de espacio de configuración, y las entradas de interrupción del usuario son todas 0, entonces el software solo puede leer 32'hFFFFFC.

    Este es un error menor, ya que el paquete MSI generado por Intel® Arria® 10 Hard IP sigue siendo correcto.

     

    Resolución

    No hay ningún plan para solucionar este problema. El diseño debe tener en cuenta que SW no siempre puede leer los datos de mensajes asignados a bits vectoriales cuando se establecen habilitar varios mensajes.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Arria® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.