ID del artículo: 000082376 Tipo de contenido: Resolución de problemas Última revisión: 17/01/2023

¿Por qué veo fallas en el tiempo de espera de jesd204B al compilar la PI de JESD204B destinada a Intel® Stratix® dispositivos de producción de 10 L-tile?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a la diferente ubicación y ajuste de la PI de JESD204B compilada en diferentes semillas en el software Intel® Quartus® Prime Pro Edition, es posible que vea fallos en el tiempo de espera de la espera de las interfaces con velocidades de datos a 13,5 Gbps y 15 Gbps o superior. Es posible que vea este problema al focalizar Intel® Stratix® dispositivos de producción de 10 L-tile con un nivel de velocidad de núcleo de -2 o -1.

     

    Resolución

    Utilice el Explorador de espacio de diseño para comparar los resultados de compilación con diferentes semillas y seleccione la semilla que supere la sincronización.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.