ID del artículo: 000082371 Tipo de contenido: Resolución de problemas Última revisión: 11/03/2023

¿Por qué el IP Intel® Arria® 10 fPLL genera el cambio de fase incorrecto?

Entorno

    Intel® Quartus® Prime Pro Edition
    fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema con el software Intel® Quartus® Prime Edition versión 17.1, es posible que vea que la PI de fPLL para Intel® Arria® 10 establece un cambio de fase incorrecto. Genera el doble del cambio de fase deseado.

 

 

Resolución

Para solucionar este problema, establezca un cambio de fase que sea la mitad de lo que necesita.

Para comprobar la configuración del cambio de fase, utilice el comando "derive_pll_clocks" de TimeQuest Timing Analyzer. Informa la configuración real del hardware.

 

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.