¿Por qué la configuración mediante protocolo (CvP) no inicia la actualización de la imagen central en PCIe Gen1 x1 en Cyclone® V o Arria® V?

Debido a un problema en la versión 4 y anteriores del software Quartus® II, es posible que el CvP no pueda iniciar la actualización de la imagen del núcleo que muestra un error de tiempo de espera en PCI Express® Gen 1 x1 en Cyclone® V o Arria® V.

El problema afecta a la actualización de la imagen del núcleo tanto en el modo de actualización de CvP como en el modo de inicialización de CvP. No afecta a la configuración de la primera imagen de núcleo justo después de la configuración de la imagen periférica en el modo de inicialización de CvP. El problema no ocurre en PCIe Gen 1 x4 o x8.

Para evitar este problema, siga estos pasos:

1. Busque la instancia del controlador de reconfiguración llamada alt_xcvr_reconfig y comente toda la reconfig_controller en su diseño.
2. Agregue las 5 líneas que se muestran en Verilog HDL a continuación después de la instancia comentada, alt_xcvr_reconfig:
   
   cable [69:0] reconfig_to_xcvr_bus = {25\'h0, 1\'b1, 44\'h0};
   asignar pcie_reconfig_driver_0_reconfig_mgmt_waitrequest = 1\'b0;
   asignar pcie_reconfig_driver_0_reconfig_mgmt_readdata = 32\'h0;
   asignar alt_xcvr_reconfig_0_reconfig_busy_reconfig_busy = 1\'b0;
   asignar alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcv r = { 2 {reconfig_to_xcvr_bus}};

Está previsto que este problema se solucione en una versión futura del software Quartus® II.