¿Cómo puedo saber la diferencia entre una condición de falla local y datos RX válidos cuando utilizo la Stratix® 10 E-Tile Hard IP para Ethernet FPGA IP configurada en estado PCS FEC sin MAC?

Debido a un problema en la versión 18.1 y anteriores del software Quartus® Prime, la señal o_rx_pcs_fully_aligned no se expone fuera de la Stratix® 10 E-Tile Hard IP para Ethernet FPGA IP cuando se configura en estado PCS FEC sin MAC.

Para evitar este problema, el usuario debe descodificar correctamente el puerto MII RX para determinar una condición de error local. El fragmento de pseudocódigo a continuación ilustra dicho decodificador:

Si (mii_data == 0x9C000001) (

• patrón de falla local recibido en mii_data (RX)

• se espera una falla remota en los datos serie de TX

)

else if (mii_data != 0x9C000001 && mii_valid==1)

• mii_data es un bloque XGMII válido

else if (mii_data != 0x9C000001 && mii_valid==0)

• ignorar mii_data ya que no son datos XGMII válidos

endif

Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime.