ID del artículo: 000082089 Tipo de contenido: Resolución de problemas Última revisión: 01/02/2023

¿Por qué se informa un mensaje de infracción de la sincronización de ancho de impulso mínimo durante la compilación del hard IP Intel® Stratix® 10 para PCI Express* IP Core versión 18.1?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-MM Intel® Stratix® 10 para PCI Express*
  • Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en el hard IP Intel® Stratix® 10 para PCI Express* IP Core versión 18.1, puede observar un mensaje de infracción de sincronización de ancho de impulso mínimo durante la compilación.

     

     

    Resolución

    Este mensaje puede ser una consanción de seguridad.

    Este problema se ha solucionado a partir de la Intel® Quartus® software Prime Pro Edition versión 19.1.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.