ID del artículo: 000082008 Tipo de contenido: Resolución de problemas Última revisión: 25/07/2023

¿Existen diferencias de comportamiento entre la simulación RTL y el hardware cuando se implementa la reconfiguración dinámica Rx CDR PLL utilizando el método de escritura directa de dispositivos Stratix® V?

Entorno

    Edición de suscripción de Intel® Quartus® II
    PLL FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Sí, es posible que vea diferencias en el comportamiento entre la simulación RTL y el hardware al implementar la reconfiguración dinámica de Rx CDR PLL utilizando el método de escritura directa en dispositivos Stratix® V.

Resolución

Para la simulación RTL, puede escribir la diferencia en el archivo MIF utilizando el método de escritura directa. Para el hardware, se debe escribir todo el archivo MIF RX CDR PLL.

Productos relacionados

Este artículo se aplica a 4 productos

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V
FPGA Stratix® V GS

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.