ID del artículo: 000081628 Tipo de contenido: Resolución de problemas Última revisión: 27/07/2023

¿Por qué se bloquea la calibración de la interfaz de memoria externa después de una actualización de CvP cuando se utiliza el controlador de memoria física UniPHY DDR3, DDR2 o LPDDR2?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Quartus® II, al configurar un archivo SOF a través del método de configuración a través del protocolo (CvP) con un diseño que incluye el controlador de memoria dura UniPHY, puede observar que la calibración falla después de que se produce la actualización CvP. Las señales de estado de calibración de la interfaz de memoria externa local_cal_fail y nunca local_cal_success afirmarse.

    Este problema se produce porque el contenido de la memoria RAM M20K/M10K utilizada para el proceso de calibración se dañó después de la actualización de CvP.

    Resolución

    Comuníquese con Intel® para obtener más información sobre la solución.

    Productos relacionados

    Este artículo se aplica a 11 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA de sistema integrado en chip Cyclone® V SE

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.