Problema crítico
El Cyclone V Hard IP para PCI Express IP Core puede entrar el estado LTSSM Recovery.Rcvlock después de un cambio de velocidad de Gen1 a Gen2 o de Gen2 a Gen1.
Este problema se corrigió en la versión 13.1 del software Quartus II.
Problema crítico
El Cyclone V Hard IP para PCI Express IP Core puede entrar el estado LTSSM Recovery.Rcvlock después de un cambio de velocidad de Gen1 a Gen2 o de Gen2 a Gen1.
Este problema se corrigió en la versión 13.1 del software Quartus II.
1
Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.
El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.