El siguiente mensaje de error se debe a la colocación incorrecta de pines nPERST en el núcleo PCI Express Intel® FPGA IP. Por ejemplo, recibirá este mensaje de error si utiliza el pin nPERSTL0 con la parte inferior izquierda de HIP en dispositivos Cyclone® V.
Error (175001): No se pudo colocar la IP física
Información (175028): El nombre de IP física: <instancia de nivel superior>|altpcie_cv_hip_ast_hwtcl:dut|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|
altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
Error (10104): No se puede encontrar una ruta entre el pad de E/S y el puerto PINPERST de PCI Express Hard IP.
Error (10151): "HIP_X1_Y15_N0" no es una ubicación legal para el "panel de E/S" conectado a PINPERSTN de PCI Express Hard IP.
Información (10371): 2 ubicaciones potenciales para el panel de E/S: PIN_W24, PIN_Y23.
Información (175029): 1 ubicación afectada
Información (175029): HIP_X1_Y15_N0
La asignación correcta para nPERSTL0 y nPERSTL1 en un dispositivo Cyclone® V es:
IP dura PCIe inferior --> nPERSTL1
IP duro de PCIe superior --> nPERSTL0
Esta asignación es opuesta para dispositivos de Stratix® V y Arria® V, donde la IP física de PCIe inferior está asociada con nPERSTL0 y la IP física de PCIe superior está asociada con nPERSTL1.