Descripción
La configuración predeterminada de hardware de Cyclone® IV GX FPGA Development Kit es el modo de interfaz SGMII. El PHY Ethernet Marvel 88E1111 interconecta el dispositivo Cyclone IV GX con RGMII, por lo que debe sobrescribir la configuración de la interfaz a través del registro MDIO del dispositivo PHY. Para establecerlo en el modo de interfaz RGMII, siga el procedimiento que se indica a continuación.
Escribir 0xB a HWCFG_MODE (Registro 27, bit[3:0])
Escribir 0x1 en RGMII Receive Timing Control (Registro 20, bit[7])
Escribir 0x1 en RGMII Transmit Timing Control (Registro 20, bit[1])
Escribir 0x1 para restablecer (Registe 0, bit[15] , bit de autoborrado)