ID del artículo: 000081407 Tipo de contenido: Resolución de problemas Última revisión: 20/08/2013

¿Cuál es la dirección del "Write to the 'write' bit of the control and status register" en "Table 8: Using the Register-based Reconfiguration Method to Reconfigure VOD Settings" de AN676?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La "Tabla 8: Uso del método de reconfiguración basada en registros para reconfigurar los ajustes de VOD" de AN676 enumera incorrectamente la dirección del mapa de memoria del "Write to the 'write' bit del control y el registro de estado" como 0x4A.

La dirección correcta del mapa de memoria es 0x0A.

Resolución

La dirección incorrecta del mapa de memoria se corregirá en una versión futura de AN676.

Productos relacionados

Este artículo se aplica a 12 productos

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.