ID del artículo: 000081366 Tipo de contenido: Mensajes de error Última revisión: 03/12/2014

Advertencia (177007): Los PLL colocados en la ubicación &ltPLL location> no tienen especificado un reloj PLL para compensar: el instalador intentará compensar todos los relojes PLL

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea el mensaje de advertencia anterior al compilar el diseño de ejemplo generado del controlador de memoria DDR3 basado en UniPHY.

    Resolución

    Esta advertencia aparecerá cuando los usuarios no especifiquen si están dispuestos a recibir comentarios y rutas de salida de manera diferente.

    Intel® Quartus® intentará hacer coincidir ambas rutas con la misma ruta de compensación.

    Esta advertencia se puede solucionar configurando la siguiente asignación QSF:

    set_instance_assignment -name MATCH_PLL_COMPENSATION_CLOCK OFF -to *

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA de sistema integrado en chip Cyclone® V SE

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.