ID del artículo: 000081356 Tipo de contenido: Resolución de problemas Última revisión: 11/11/2011

La simulación de núcleos IP 10GBASE-R, personalizados, Interlaken, de baja latencia, PCI Express PIPE y PHY del transceptor XAUI falla durante Stratix V si utiliza ModelSim con lenguajes mixtos

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Simulación de 10GBASE-R, personalizada, Interlaken, baja latencia, Núcleos IP PHY de PCI Express Transceptor y PIPE para Stratix Los dispositivos V fallan si utiliza ModelSim con lenguajes mixtos.

    Resolución

    Desactivar la optimización de ModelSim con la -novpt opción vsim del mando..

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Stratix® V

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.