ID del artículo: 000081315 Tipo de contenido: Resolución de problemas Última revisión: 25/05/2015

Ejemplo de diseño de JESD204B IP Core Arria 10 Testbench: la simulación falló durante la reconfiguración

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Cuando se afirma el puerto de reconfiguración del módulo jesd204b_ed durante reconfiguración, la señal de interrupción de error de enlace RX, , jesd204_rx_intes afirmada porque la rx_lockedtodata señal se deafirma. Este es un El comportamiento correcto ya que el transceptor está en estado de restablecimiento. Sin embargo, el banco de pruebas de simulación detecta la señal de interrupción y la notifica como error de enlace RX. Cuando la simulación Finaliza, se muestra el mensaje siguiente:

# Pattern Checker(s): OK! # JESD204B Tx Core(s): OK! # JESD204B Rx Core(s): Rx link error(s) found! # Test passed count: Test passed count value 1 does not match predefined value 5! # TESTBENCH_FAILED: SIM FAILED!
Resolución

Debe borrar manualmente el núcleo rx_err0 de JESD204B IP y rx_err1 registros de estado. Escriba un valor de 0x0 en los registros Una vez realizada la reconfiguración y antes de que se elimine el restablecimiento del vínculo.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.