ID del artículo: 000081312 Tipo de contenido: Resolución de problemas Última revisión: 11/09/2012

¿Cuáles son los niveles Vih y Vil para los búferes de entrada de los pines de doble propósito de la configuración Stratix® y Stratix® GX, como los pines DATA[7..0] y PPA (nWS, nRS, CS y nCS) durante la configuración?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción Los niveles Vih y Vil para los búferes de entrada de los pines de doble propósito de la configuración Stratix y Stratix GX dependen del VCCIO del banco de E/S donde residen estos pines de doble propósito.

Por ejemplo, si el VCCIO del banco de E/S del pin DATA0 es de 3,3 V, los niveles Vih y Vil correspondientes del búfer de entrada DATA0 son similares a los de un búfer de entrada LVTTL de 3,3 V. Lo mismo se aplica a otros valores de VCCIO, también. Supongamos que el banco de E/S del pin DATA0 es de 1,5 V, entonces el búfer de entrada DATA0 tiene niveles Vih y Vil similares con un búfer de entrada LVTTL de 1,5 V.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs Stratix®

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.