Debido a un problema en el software Quartus® II, este error puede aparecer al instanciar varias interfaces RLDRAM 3 UniPHY en el diseño. El software Quartus II asigna el bloque de terminación en chip (OCT) incorrecto para la interfaz.
Para comprobar este problema, en el informe de compilación, vaya a la sección Ajuste > recurso > pines de entrada y desplácese hasta la fila con el reloj QK. Desplácese hacia la derecha y compruebe a qué bloque de control de OCT está asignado el pin.
La solución para este error es asignar el bloque OCT correcto con la siguiente asignación de QSF:
set_instance_assignment -name TERMINATION_CONTROL_BLOCK "<termination control block>" -to <QK pin name>Asegúrese de que todas las demás señales que requieran bloques de control de terminación tengan asignaciones QSF similares.
Está previsto que este problema se solucione en una versión futura del software Quartus® II.