ID del artículo: 000081224 Tipo de contenido: Mensajes de error Última revisión: 11/04/2016

Error: sdi_pll.xcvr_cdr_pll_a10_0: el valor actual "" (1485) del parámetro "PLL output frequency" (output_clock_frequency) no es válido. Los valores válidos posibles son: "" (2450.0:9800.0). . Regla(s): output_clock_frequency.

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Es posible que vea el error anterior en el panel de mensajes del editor de parámetros de IP del transceptor de Arria® 10 cuando utiliza Quartus® Prime versión 15.1.2 y posteriores.

Esto ocurre cuando se configura una frecuencia de reloj serie de salida de 1485MHz para aplicaciones SDI que se ejecutan a una velocidad de datos de 2970Mbps.

La especificación CMU PLL minimum VCO se actualizó a 2,45 GHz en la versión 15.1.2 de Quartus.

Resolución Para implementar una tasa de datos SDI de 2970Mbps, debe cambiar la frecuencia de salida PLL de CMU a 2970MHz y activar un divisor local en la IP PHY nativa del transceptor.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.