ID del artículo: 000081217 Tipo de contenido: Resolución de problemas Última revisión: 15/12/2015

IP duro para las guías de usuario de PCI Express muestra un valor incorrecto para el condensador de detección de receptor

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

El capítulo Depurging de las versiones 12.01 de Stratix V Hard IP para Guía del usuario de PCI Express, IP físico de Arria V para PCI Express Guía del usuario e IP físico de Cyclone V para el usuario de PCI Express La guía indica que el circuito de detección del receptor debe tener un circuito de 100 uF condensador en los pines TX. El valor correcto para los condensadores TX es 0.1 uF.

Resolución

Este problema se corrigió en las versiones de diciembre de 2012 de la Stratix V Guía de usuario de IP dura para PCI Express, Arria V IP dura para PCI Guía del usuario de Express e IP duro de Cyclone V para PCI Express Guía del usuario

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Stratix® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.