ID del artículo: 000081064 Tipo de contenido: Información y documentación sobre productos Última revisión: 11/09/2012

¿Cómo asigno un estándar de E/S LVDS en el software de diseño Quartus II a transmisores diferenciales no dedicados (diferencial psuedo) en dispositivos Cyclone III y Stratix III?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Hay 2 asignaciones LVDS en el software de diseño Quartus® II para pines diferenciales no dedicados, "LVDS_E_1R" solo para dispositivos Stratix® III y "LVDS_E_3R" para dispositivos Stratix III y Cyclone® III.

El LVDS_E_1R es una solución que requiere una resistencia externa y el LVDS_E_3R es una solución que requiere tres resistencias externas. Para obtener más información sobre estas soluciones de resistencias externas, consulte Stratix Características de E/S de dispositivos III (PDF) e Interfaces diferenciales de alta velocidad en dispositivos Cyclone III (PDF).

También hay más información sobre estas asignaciones en la ayuda del software Quartus® II. En el índice de ayuda, vaya a "Estándares de E/S" y seleccione "lista de".

Productos relacionados

Este artículo se aplica a 2 productos

FPGA Stratix® III
FPGA Cyclone® III

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.