Problema crítico
La dirección del registro general del sumidero de DisplayPort 0x0001 (DPRX_RX_STATUS)
se daña al configurar el número máximo de carriles de RX (RX_MAX_LANE_COUNT) en 2 o
1.
DPRX_RX_STATUS Definición:
- Bit16: SYNC_LOSS
- Bit7: SYM_LOCK carril 3
- Bit6: SYM_LOCK Lane2
- Bit5: SYM_LOCK carril 1
- Bit4: SYM_LOCK carril 0
- Bit3: CR_DONE carril3
- Bit2: CR_DONE Lane2
- Bit1: CR_DONE carril1
- Bit0: CR_DONE carril 0
Sin embargo, cuando configura el recuento máximo de carriles de RX en 2 o 1, el bit de registro La definición se desplaza.
Este problema hace que el núcleo RX falle en el entrenamiento de enlace en modo AUX_GPU porque el La API de software no puede detectar SYM_LOCK debido al cambio en los bits.
Para evitar este problema, configure la API de software para detectar el desplazado
DPRX_RX_STATUS Definición:
Si RX_MAX_LANE_COUNT = 4 (siga la definición estándar)
- Bit16: SYNC_LOSS
- Bit7: SYM_LOCK carril 3
- Bit6: SYM_LOCK Lane2
- Bit5: SYM_LOCK carril 1
- Bit4: SYM_LOCK carril 0
- Bit3: CR_DONE carril3
- Bit2: CR_DONE Lane2
- Bit1: CR_DONE carril1
- Bit0: CR_DONE carril 0
Si RX_MAX_LANE_COUNT = 2
- Bit12: SYNC_LOSS
- Bit3: SYM_LOCK carril 1
- Bit2: SYM_LOCK carril 0
- Bit1: CR_DONE carril1
- Bit0: CR_DONE carril 0
Si RX_MAX_LANE_COUNT = 1
- Bit10: SYNC_LOSS
- Bit1: SYM_LOCK carril 0
- Bit0: CR_DONE carril 0
Este problema se corrigió en la versión 16.0 Update 1 del núcleo de PI de DisplayPort.